高等教育領域數字化綜合服務平臺
武漢大學
教育部
- 50 高校采購信息
- 974 科技成果項目
- 0 創新創業項目
- 0 高校項目需求
低導通電阻 VDMOS 器件及制備方法
2021-04-14 00:00:00
云上高博會
http://www.74jv82s.xyz
關鍵詞：
VDMOS 器件
所屬領域:
項目成果/簡介:
本發明公開了一種低導通電阻 VDMOS 器件及制備方法，在傳統的 VDMOS 器件結構中引入一塊與
源區摻雜雜質相同的摻雜區。該摻雜區位于柵氧層正下方且與基區和柵氧層緊密接觸。相應地，新摻雜
區上方的柵極采用中空結構。本發明 VDMOS 器件可有效降低溝道導通電阻和頸區電阻，從而降低
VDMOS 器件的導通電阻；同時，采用中空結構的柵極既可避免新摻雜區對擊穿電壓的影響，也可降低
柵極與漏極間結電容，提高 VDMOS 的開關速度。本發明方法工藝簡
項目階段:
知識產權編號:
掃碼關注，查看更多科技成果
取消
確定